何だか中途半端に開示されててかえって欲求不満なんだけど…．ISSCC を待てってことか．64ビット Power コア + 複数の浮動小数点コアによるマルチコア / マルチスレッドアーキテクチャ．
この書きかただと，Power は 1 個だけなのかな? 浮動小数点コアって呼んでいるものの中には Streaming Processing Unit とかいうのがあって， Fully Pipelined Embeded SRAM なんてのが入っているようだ．ちなみに以前の報道によると，浮動小数点性能は 1 TFLOPS とか言ってるらしい．
メモリバンド幅も売りの一つで，リリースに数字は出てないけど，Rambus XDR DRAM なので 12.8GB/s か．
他の特徴のうち，複数 OS の同時実行ってのはちょっと興味ある． ほかには，フレキシブルな I/O(?)，リアルタイムリソース管理システム(?)，ハードウェアレベルのセキュリティサポート(?) など謎だらけ．
主軸になる論文は ISSCC の 10.2. ``Design and Implementation of a First-Generation CELL Processor'' 他 3 件 (Rambus のも入れると 4 件?)
最終更新時間: 2009-01-04 15:31